
§4.1 可编程逻辑概述

PLD: Programmable Logic Device

PGA: 可编程门阵列

一、PLD:

1. 结构:



早期PLD的基本结构

2. 分类:

(1) PLD
- 输出是否包含寄存器
  - 组合PLD
  - 时序PLD
- 编程内容
  - 只读存储器(ROM)
  - 可编程逻辑阵列(PLA)
  - 可编程阵列逻辑(PAL)
  - 通用逻辑阵列(GAL)
- 容量大小
  - 简单可编程逻辑器件SPLD
  - 复杂可编程逻辑器件CPLD

简单可编程逻辑器件SPLD:

只读存储器 (ROM): 与阵列固定或阵列可编程 Read Only Memory

可编程逻辑阵列 (PLA): 与阵列可编程 或阵列可编程 Programmble Logic Array

可编程阵列逻辑 (PAL): 与阵列可编程 或阵列固定 Programmble Array Logic

(2) 通用逻辑阵列(GAL): 兼容PAL，增加可擦除、可重新编程及 Generic Logic Array 可组态结构等特点。使用最广泛的PLD产品之一。

目前流行的可编程逻辑器件有FPGA和ISP，是更高层次的CPLD，技术上更先进。

3. PLD编程工艺和表示方法：

1) PLD的编程工艺（PLD内部除与或阵列，还含矩形排列的存储单元阵列）

①掩膜可编程PLD（mask PLD）：编程内容要通过半导体公司协助用户完成。

②现场可编程PLD：编程内容（过程）由用户独立完成。

EPROM：光擦除可编程只读存储器

E^2PROM：电擦除可编程只读存储器

二、PLD编程工艺和表示方法：

1) PLD的编程工艺（PLD内部除与或阵列，含矩形排列的存储单元阵列）

发展过程：掩模工艺、熔丝、TTL，NMOS、CMOS及C^2MOS


2) PPLD（可编程PLD）：内部存储位由二极管或晶体管连接，在交付前通常为逻辑状态“1”，电击毁方式，编程点由地址线和数据线确定，高压脉冲由专门引脚输入。为一次性可编程。也称OTP器件。

EPPLD（可擦除可编程PLD）：浮栅MOS管连接，有两个门（栅），被高绝缘材料包围；之前无电荷，MOS管截止（存1），编程时加高压，使电荷雪崩注入到浮栅，从而导通（存0），可以保存10年。紫外线照射擦除。

EEPPLD（电可擦除可编程PLD）

逻辑符号：


① 输入缓冲器



A	B C
0	0 1
1	1 0

为了减少外部电路驱动该输入引脚的电流量，采用缓冲器。


② PLD编程点的连结方法




③ 与门的表示



④ 或门的表示




分立元件



PLD 结构

⑤ 与门的缺省状态

一个输入缓冲器的互补输出同时接到某一个单独乘积项时，该乘积项的输出总为 0。如图中 D。这种状态称为与门的缺省状态。可用乘积项 E 的记符号表示。



A B	D E F
0 0	0 0 1
0 1	0 0 1
1 0	0 0 1
1 1	0 0 1

三、PLD 设计与优点

1）基于PLD的逻辑电路设计过程

所需设备：两大类—EDA（电脑），专用设备（编程器，今天具有ISP功能的器件不需要编程器）

设计过程分三个阶段：

① 设计输入：图形、逻辑表达式、状态图、HDL

② 设计实现：把经过仿真的设计输入编译成编程文件，将该编程文件写入PLD的过程。理解P150图4.6.该图中把整个过程分为：设计输入、生成、实现和下载验证四个阶段

③ 设计验证：仿真（有时把这一步归于设计实现部分）、在板实测。

2）PLD的主要优点

① 简化系统设计（满足各种使用要求，最有效地利用芯片，减少芯片数量；能快速进行设计。）

② 功能集成度高（高于中小规模集成电路，且具有更高的利用率。）

③ 可靠性高

§4.2 简单可编程逻辑 SPLD

一、只读存储器（ROM）：


一个只能在制造（或编程）时方可将信息写入，而在应用时仅能读出的存储器。（英特尔公司发明）

特点： 与阵列——**固定**　或阵列——**可编程**


只读存储器按内部结构可分为：

- 固定只读存储器 ROM　（掩膜可编程）
- 可编程只读存储器 PROM（**一次可**编程，OTP型）
- 可擦除可编程只读存储器　EPROM（**可擦除**可编程，Erasable PROM）
- 电可擦除可编程只读存储器 EEPROM（**电可擦除**可编程，Electrically Erasable PROM）（flash也属于E2PROM）


ROM 的内部结构及其点阵图



$D = A\bar{B} + \bar{A}\bar{B}$




1) 用 TTL 电路构成的 8 ×2 ROM的逻辑图



2) 用ROM实现组合逻辑设计(这是一个有4根地址线，4根数据线的ROM(16x4)

例4-1（P153） 将 4 位二进制数转换为 Gray 码。（自学例2、例3）

B_3	B_2	B_1	B_0	G_3	G_2	G_1	G_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	1	0	0
1	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1
1	0	1	0	1	1	1	1
1	0	1	1	1	1	1	0
1	1	0	0	1	0	1	0
1	1	0	1	1	0	1	1
1	1	1	0	1	0	0	1
1	1	1	1	1	0	0	0



二、可编程逻辑阵列(PLA):

特点：与、或阵列都可编程

1) 针对逻辑函数的**最简与或式**——


- PLA中的**与阵列编程**产生所需的**全部与项**
- PLA中的**或阵列编程**完成相应**与项间的或运算**并产生输出。

要实现的逻辑功能越复杂，其优点越明显。这样就大大提高了芯片面积的有效利用率。

2) PLA分**组合**PLA和**时序**PLA(**包含有触发器**)。

例　用PLA实现4位二进制数转换为Gray码的电路。

$$G_3 = B_3$$
$$G_2 = \overline{B_3}B_2 + B_3\overline{B_2}$$
$$G_1 = \overline{B_2}B_1 + B_2\overline{B_1}$$
$$G_0 = \overline{B_1}B_0 + B_1\overline{B_0}$$



多少个与项和或项？
与门多少个输入？
或门多少输入？

用户只需考虑函数表达、输入变量与输入引脚、输出变量与输出引脚的对应关系。

三、可编程阵列逻辑(PAL):

特点：

早期PAL是OTP！现代工艺有EEPROM、Flash、SRAM。

1）可编程的与阵列和固定的或阵列

与PLA相比，PAL减少了编程点数(或阵列固定)，简化了编程工作(仅对与阵列编程)。

- PAL器件内所提供的与项数目较少，通常为7～8个,但是典型的逻辑设计中一般只需要4～5个与项。
- 这种结构也提供了较高的性能和速度,更有利于辅助设计系统(EDA)的开发,所以在较长时间里PAL成为了PLD发展史上的主流。




2) PAL分组合PAL和时序PAL（包含有触发器）。

有20多种类型的PAL器件。


1.组合PAL器件

与阵列的可编程变量不止n个。




输出不带有寄存器，输出分为两类：纯组合O和IO输出，每一个O 或IO输出都对应一个独立的可编程与门阵列和固定的或门阵列。图中应有s+l个独立的与或阵列。

可编程与阵列可根据$I_{[0\sim(n-1)]}$和$IO_{[0\sim(l-1)]}$生成一组任意的$P_{[0\sim(k-1)]}$，与项P通常为7～8个。每组与阵列的输出被固定连接到一个或阵列的输入端。或阵列之间不共享与门的输出；即实现某一逻辑功能时，若有两个输出或门有相同的与项输入，则必须由相应的两个与阵列产生两个相同的与项。



1) 一种具有三态输出功能的组合PAL逻辑结构：


每个与门多少个输入变量？32



①纯组合输出：

图中的可编程与阵列提供8个与门，能编程产生8个与项，说明如下：

①每个与门的输出可编程产生任意一个与项，其中7个与门的输出固定连接到一个7输入固定的或门阵列，第8个与门的输出被连接到输出缓冲器的三态使能端，这个门被称为输出使能门。



②每个或门的输出与外部引脚间有一个非门，这样各个外部输出由与或非结构的电路产生。如果7个固定连接到或门的与门输出分别为P_1、P_2、…、P_7，则当输出使能门有效时，有：

外部输出：$/O=P_1+P_2+\cdots+P_7$，此外部输出O可被用来直接实现与项数目小于等于7的与或式。这样所得的外部输出为低有效输出。即：$/O=$与项$_1+$与项$_2+\cdots+$与项$_q=F$，$q\leqslant 7$。

如果根据反函数的与或式/F对与阵列进行编程，则得到的外部输出为高有效输出，即有：外部输出$O=F$。

③对PAL来说，函数化简的首要目标是减少实现某一逻辑功能的成本，其关键是减少用于编程的与或式中与项的数目。但是，在化简减少与项的数目已不影响其实现的成本时，就没有必要再继续进行了（减少芯片数量为化简目标）。

例如，如果用于编程的与或式中，与项数目小于或等于7，则用函数化简的方法进一步减少与项的数目或减少与项所包含的变量数，并不能减少实现该与或式的代价。

同理，某个逻辑函数的与或式有8个与项，如果用函数化简的方法减少一个与项，则可直接用图所示结构实现，此时就不必进一步化简了。

从上述的分析中大家知道，用PAL器件实现某一逻辑函数时，如果需要高有效输出，则应根据反函数的与或式进行编程；如果需要低有效输出，则应根据原函数的与或式进行编程，且实现该函数的代价取决于与项的数目。这样，在某些场合，为了减少实现某一逻辑函数的代价，需要有目的地选择输出的有效级。

例如，逻辑函数为：$F=I_1\cdot I_2\cdot I_3\cdot I_4\cdot I_5\cdot I_6+I_5\cdot I_6\cdot I_7\cdot I_8\cdot I_9$

（1）采用低有效输出，则函数F的与或式中仅有2个与项；

（2）采用高有效输出，则反函数的与或式：


$$\overline{F}=\overline{I}_1\overline{I}_7+\overline{I}_1\overline{I}_8+\overline{I}_1\overline{I}_9+\overline{I}_2\overline{I}_7+\overline{I}_2\overline{I}_8+\overline{I}_2\overline{I}_9+\overline{I}_3\overline{I}_7+\overline{I}_3\overline{I}_8+\overline{I}_3\overline{I}_9+\overline{I}_4\overline{I}_7+\overline{I}_4\overline{I}_8+\overline{I}_4\overline{I}_9+\overline{I}_5+\overline{I}_6$$

其中包含14个与项，因此实现此与或式必须占用多个独立的与或阵列，代价较大。显然，此时采用低有效输出较为合适。但是，如果在与或式中，与项的数目大于7且不能进一步减少，则不能使用一个与或阵列直接实现该与或式，此时必须使用中间变量、利用IO输出等其他方法实现。

① IO输出：

XI'AN JIAOTONG UNIVERSITY

1) 组合PAL器件----(2) IO输出



IO输出端具有三态输出功能，输出使能门的控制端可以为某个与项函数。图中与或阵列的结构与纯组合O输出相同，唯一的区别是IO输出端又通过反馈线及缓冲门连接到与阵列的输入，如果作为纯输出时，其反馈输入信号不能被与阵列中的任何门使用。这类输出端除能完成O输出的同等功能外，还具有如下功能：

①实现外部输入功能。当使能控制端函数值为0时，引脚为外部输入引脚的扩展，以增加输入变量数。此时，该输出三态门处于高阻抗。

②实现内部反馈输入功能。当三态门使能控制端函数值为1时，用来产生中间变量，并利用其扩展某个输出所包含的与项数目，即相当于用4级电路“与-或-与-或”来实现某一逻辑函数；

③用来实现电平异步时序电路的激励函数。此时，该引脚的输出使能控制端恒为1。

例如,逻辑函数为：$F=I_1\cdot I_2\cdot I_3\cdot I_4\cdot I_5\cdot I_6+I_5\cdot I_6\cdot I_7\cdot I_8\cdot I_9$

第一种方法是应根据反函数的与或式进行编程。反函数的与或式中有14个与项。由于每一个与或阵列最多可直接实现具有7个与项的与或式，因此，至少需要两个中间变量。可分别令两个中间变量MF_1和MF_2为：

$$MF_1=\bar{I}_1\bar{I}_7+\bar{I}_1\bar{I}_8+\bar{I}_1\bar{I}_9+\bar{I}_2\bar{I}_7+\bar{I}_2\bar{I}_8+\bar{I}_2\bar{I}_9+\bar{I}_5$$

$$MF_2=\bar{I}_3\bar{I}_7+\bar{I}_3\bar{I}_8+\bar{I}_3\bar{I}_9+\bar{I}_4\bar{I}_7+\bar{I}_4\bar{I}_8+\bar{I}_4\bar{I}_9+\bar{I}_6$$

有：$\bar{F}=MF_1+MF_2$

根据MF_1和MF_2的与或式分别对输出引脚IO_2和IO_3进行编程，得到的输出引脚功能为：

$$IO_2=\overline{MF1}\ ;\quad IO_3=\overline{MF2}$$

注意到反馈线通过输入缓冲器同时给与阵列提供原、反两种形式的变量，因此，实现中间变量功能的输出引脚IO_2和IO_3的输出有效级可任选。这样，根据式/$F=MF_1+MF_2$对输出引脚O_1进行编程，即得：

$$O_1=\overline{\bar{F}}=\overline{MF1}\cdot\overline{MF2}=IO_2\cdot IO_3=F(\text{高有效})$$

需要占用3块与或阵列资源

第二种方法是根据原函数的与或式，令中间变量MF为：


$MF=I_1\cdot I_2\cdot I_3\cdot I_4\cdot I_5\cdot I_6+I_5\cdot I_6\cdot I_7\cdot I_8\cdot I_9$

则有：$F=MF$　其反函数为：$\bar{F}=\overline{MF}$

根据MF的表达式和上式的表达式分别对输出引脚IO_2和O_1进行编程，即可得$F=O_1$，仅占用两个输出引脚IO_2和O_1（与或阵列资源）。

显然，第二种方法优于第一种方法。但如果以低有效输出的方式实现函数F的功能，仅需占用一个输出引脚，则这种方法更优。因此，在用PAL器件实现的数字系统的设计过程中，选择各个信号的有效级，可很好地减少系统实现的成本。

2.时序PAL器件：



四、通用阵列逻辑(GAL):

1)工艺上的改进

高速电可擦除CMOS(Electrically Erasable Complementary Metal-Oxide Semiconductor (E^2CMOS)

特点:

(1) 可测试性;

(2) 低功耗，使集成度更高；（CMOS）

(3) 速度不低于其他TTL可编程器件

(4) 可重复编程100次以上。

2) 结构上的的改进： 通用性--->灵活性

(1) 每个输出端增加了一个输出逻辑宏单元(OLMC——Output Logic Macro Cell)：允许设计者以编程的方式确定每一个OLMC的组态和功能，设计者可以在每一个输出端上“随意”实现所要求的功能和结构。


(2) 加密：器件内增加了可编程的保密位，以防对逻辑的复制。

半导体制作者可以大量生产少数几个型号的GAL器件，从而进一步降低成本；也使得设计者简化了选择器件的过程，减少了数量与体积，降低了成本，提高了可靠性和稳定性。


GAL16V8




- 8 个输入缓冲器和8 个输出反馈/输入缓冲器。
- 8 个输出逻辑宏单元OLMC，8 个三态缓冲器，每个OLMC对应1 个I/O引脚。
- 由8×8 个与门构成的与阵列，共形成64 个乘积项，每个与门有32个输入项，由8 个输入的原变量、反变量(16)和8 个反馈信号的原变量、反变量(16)组成，故可编程与阵列共有：
- 32x8x8=2048 个可编程单元（也称编程点）。
- 时钟CK和三态输出选通信号OE的输入缓冲器。



OLMC的结构及结构控制字



OLMC的内部结构




结构控制字段

- 每个OLMC包含或门阵列中的一个或门。一个或门有8个输入端，和来自与阵列的8个乘积项PT(Product-Term)相对应。其中7个直接相连，第一个乘积项(图中最上边的一项)经PTMUX相连，或门输出为有关乘积项之和。异或门的作用是选择输出信号的极性。当XOR(*n*)为1时，异或门起反相器作用，否则起同相器作用。XOR(*n*)是结构控制字中的一位，*n*为引脚号。
- D触发器对异或门的输出状态起记忆(存储)作用，使GAL适用于时序逻辑电路。
- 4个多路开关(MUX)在结构控制字段作用下设定输出逻辑宏单元的组态。

- PTMUX是乘积项选择器，在AC1(*n*)·AC0控制下选择第一乘积项或地(0)送至或门输入端。
- OMUX是输出类型选择器，在AC1(*n*)+AC0控制下选择组合型(异或门输出)或寄存型(经D触发器存储后输出)逻辑运算结果送到输出缓冲器。
- TSMUX是三态缓冲器的使能信号选择器，在AC1(*n*)AC0控制下从Vcc、地、OE或第一乘积项中选择1个作为输出缓冲器的使能信号。
- FMUX是反馈源选择器。在AC1(*n*)、AC0控制下选择D触发器的Q、本级OLMC输出、邻级OLMC的输出或地电平作为反馈源送回与阵列作为输入信号。

行地址映射：



GAL器件的特点

- 采用电擦除工艺和高速编程方法，使编程改写变得方便、快速，整个芯片改写只需数秒钟，一片可改写100 次以上。
- 采用高性能的E^2CMOS工艺，保证了GAL的高速度和低功耗。存取速度为12~40 ns，功耗仅为双极性PAL器件的1/2或1/4(90 mA或45 mA)，编程数据可保存20 年以上。
- 采用可编程的输出逻辑宏单元(OLMC)，使得GAL器件对复杂逻辑门设计具有极大的灵活性。GAL16V8 可以仿真或代替20 脚的PAL器件约21 种。
- 可预置和加电复位全部寄存器，具有100%的功能可测试性。
- 备有加密单元，可防止他人抄袭设计路。
- 备有电子标签(ES)，方便了文档管理，提高了生产效率。

§4.3 复杂可编程逻辑(CPLD)

PLD的发展概况

- 数字技术应用非常广泛，其基本器件从电子管、晶体管、SSI、MSI、LSI、VLSI(几万门以上)、ULSI（超大）和超位集成电路GSI（巨大）发展而来。
- 集成电路的发展促进了EDA的发展，ASIC（Application Specific IC，专用集成电路）的设计制造，已不再完全由半导体厂商独立承担，系统设计师在实验室里就可以设计出合适的ASIC芯片，这都得益于PLD(Programmable Logic Device)的出现。目前应用最广泛的PLD主要是FPGA(Field Programmable Gate Array)和CPLD(Complex Programmable Logic Device)。
- ASIC是专门为某一应用领域或某一专门用户需要而设计制造的LSI或VLSI电路，具有体积小、重量轻、功耗低、高性能、高可靠性和高保密性等优点。ASIC的分类如下图所示。

简单可编程ASIC(PLD)

- SPLD主要指早期开发的可编程器件PLD，通常由“与阵列”和“或阵列”组成，能够用来实现任何“乘积和（与或表达式）”形式表示的布尔逻辑函数：
  - “与”、“或”阵列都可以编程的，称为PLA；
  - 固定的“与阵列”和可编程的“或阵列”，称为PROM；
  - 固定的“或阵列”和可编程的“与阵列”，称为PAL和GAL；
  - PAL器件一般采用熔丝链路作为可编程开关，属OTP器件；
  - GAL器件采用E^2CMOS工艺，可以上百次反复编程。

复杂可编程ASIC

- 主要指复杂可编程逻辑器件CPLD（Complex Programmable Logic Device），增加了PLD的资源密度，扩充了器件的功能。
- 具有可重复编程特性，采用编程工艺有EPROM、E^2PROM、FLASH和SRAM
- 简单可编程ASIC只有几百个等效逻辑门，而CPLD的集成度可以达到数千、数十万门以上。
- CPLD改进了片内互连技术，提高了CPLD的运行速度，工作频率可以达到几百MHz。

现场可编程ASIC

- 主要指现场可编程门阵列FPGA（Field Programmable Gate Array），具有集成度高、通用性好、设计灵活、编程方便等特点。
- 最早由美国的Xilinx公司于1985年推出。
- FPGA的设计（编程）工艺采用CMOS SRAM等工艺制造，可以反复编程，需要有片外存储器（也有不带的，采用E^2PROM、FLASH 编程工艺）。
- 容量很大，可以达到几百万、几千万门及以上。

简单低密度PLD小结

- PAL和GAL都属于简单PLD，结构简单，设计灵活，对开发软件的要求低；但规模小，难以实现复杂的逻辑功能。随着技术的发展，简单PLD在集成密度和性能方面的局限性也暴露出来，其寄存器、I/O引脚、时钟资源的数目有限，没有内部资源块间的可编程互连，因此包括EPLD、CPLD和FPGA在内的复杂PLD迅速发展起来，并向着高密度、高速度、低功耗以及结构体系更灵活、适用范围更宽广的方向发展。

EPLD(Erasable PLD)

- EPLD是20世纪80年代中期Altera公司推出的基于UVEPROM和CMOS技术的PLD，后来发展到采用E^2CMOS工艺制作的PLD。EPLD基本逻辑单元是宏单元。宏单元由可编程的与或阵列、可编程寄存器和可编程I/O三部分组成。从某种意义上讲EPLD是改进的GAL，它在GAL基础上大量增加输出宏单元的数目，提供更大的与阵列，灵活性较GAL有较大改善，集成密度大幅度提高，内部连线相对固定，延时小，有利于器件在高频率下工作，但内部互连能力弱。世界著名的半导体器件公司如Altera（Intel）、Xilinx、AMD、Lattice均有EPLD产品，但结构差异较大。

CPLD(Complex PLD)

- CPLD是20世纪80年代末Lattice公司提出了在系统可编程(ISP，In System Programmability)技术以后于20世纪90年代初出现的。CPLD是在EPLD的基础上发展起来的，采用E^2CMOS工艺制作，与EPLD相比，增加了内部可编程连线，对逻辑宏单元和I/O单元也有重大的改进。CPLD至少包含三种结构：可编程逻辑宏单元、可编程I/O单元和可编程内部连线。大部分CPLD器件内部还集成了RAM、FIFO或双端口RAM等存储器，以适应DSP应用设计的要求。其低端的典型器件有Altera的MAX7000系列，Xilinx的7000和9500系列，Lattice的PLSI/ispLSI系列和AMD的MACH系列。

FPGA(Field Programmable Gate Array)

- FPGA是Xilinx公司1985年首家推出的，它是一种新型的高密度PLD，采用CMOS-SRAM工艺制作。其结构与门阵列PLD不同，由许多独立的可编程逻辑模块(CLB)组成（采用LUT），逻辑块之间可以灵活地相互连接。FPGA的结构一般分为三部分：可编程逻辑块、可编程I/O模块和可编程内部连线。CLB的功能很强，不仅能够实现逻辑函数，还可以配置成RAM等复杂的形式。配置（不叫硬编程了）数据存放在片内的SRAM或者固化在熔丝图上；基于SRAM的FPGA工作前需要从芯片外部加载配置数据。配置数据存储在片外的EPROM上，在使用现场修改器件的逻辑功能，即所谓现场可编程。FPGA受到工程师的普遍欢迎，发展十分迅速。Xilinx（AMD）、Altera（Intel）和Actel等公司都提供高性能的FPGA芯片。

FPGA和CPLD的对比

特征	基本结构	原理	配置
CPLD	乘积项(与或阵列)	析取范式	上电即可工作
FPGA	LUT	真值表	上电要配置

特征	逻辑粒度	单位成本	时延	容量/规模
CPLD	粗	较高	相对固定	小
FPGA	细	较低	不易确定	大

- FPGA和CPLD的界限逐渐模糊，有的内部集成了配置芯片的基于LUT的小容量可编程逻辑器件也被称为CPLD，如Altera的MAX II系列
- 总体而言，FPGA适合于复杂时序逻辑，CPLD适合于大规模组合逻辑

一、在系统可编程ISP器件：

不同的CPLD（各家的产品有区别，同一家的不同系列也有区别）各有特点，但总体结构大致相似。CPLD器件中至少包含3种结构：可编程逻辑功能块FB、可编程I/O单元、可编程内部连线PIA。可编程逻辑功能块FB中包含有乘积项、宏单元等。图4.24所示是CPLD的结构图。





图4.24 CPLD的基本结构图



上位机只有1个/ispEN输出怎么办？

图4.25 ISP编程电路

ISPLSI器件的工作模式有两种：通常模式和编程模式。当/ispEN为高电平时，器件处于通常模式，这时SDI、MODE、SDO、SCLK可作为器件的输入端。

处于编程模式，器件所有I/O端皆处于高阻状态，内部100kΩ上拉电阻发挥作用，切断了芯片与外部电路联系。SDI可以实现两种功能，由MODE控制：当MODE为低时，SDI为串行移位寄存器的输入；当MODE为高时，SDI作为控制信号。

器件在编程时还应将横向移位寄存器的输出传送给计算机，以便对编程数据进行校验，所以器件上还有一个串行数据输出端SDO。时钟SCLK提供了串行移位寄存器和片内时序机的时钟信号。

编程过程分为3步：①按地址和命令将JEDEC文件中的数据自SDI端串行输入数据寄存器；②将编程数据写进E2CMOS逻辑单元；③将写入的数据自SDO移出进行校验。其中第二步操作中采用逐行编程。如图4.26所示，该阵列结构共有96行，用图中纵向的96位地址移位寄存器来选择要写进的逻辑单元地址。





图4.26 ISPLSI器件的结构图

1. ISPLSI：

(1)结构：

ISPLSI 1032芯片是E^2CMOS器件，由4个巨块组成，巨块之间通过全局布线区GRP连接起来。每个巨块包括8个通用逻辑块GLB、输出布线区ORP、16个I/O单元和专用输入单元等。

84个引脚，其中I/O引脚64个；
128个触发器和64个锁存器；
最高工作评率90MHz；
引脚到引脚延迟12ns



4个巨块是A～D，一个巨块包含8个GLB。
16个I/O块，芯片共64个I/O引脚，分别为I/O_0～I/O_{63}。
2个专用输入块，芯片共8个（IN0～IN7）。专用输入端不经过锁存器直接输入，由软件自动分配为本巨块内的GLB使用。
GLB与I/O块间通过八选一的MUX来选择GLB。

(2)

2）通用逻辑块GLB

GLB是器件的基本逻辑单元，是芯片的核心部件。图4.28所示，它由与阵列、乘积项共享阵列、四输出逻辑宏单元和控制逻辑组成。图4.28中所展示的是GLB的标准组态。




图4.28 GLB的标准组态

除了标准组态模式外，还有如下4种组态模式：

（1）高速直通组态模式。4个或门跨过PTSA和异或门直接与4个触发器相连，可用来支持设计快速计数器。

（2）异或逻辑组态模式。4个或门后增加了4个异或门，各异或门的一个输入分别为乘积项0,4,8,13，另一个输入则从4个或门输出中任意组合。依赖此组态可将D触发器转换成T触发器或J-K触发器。此种组合结构尤其适用于计数器、比较器和ALU的设计。


（3）单乘积项结构。乘积项0,4,8,13分别与4个触发器直接相连并输出，速度更快。

（4）多模式结构。在同一个GLB中将前4种模式混合使用构成多模式结构。

复位信号可以是全局复位信号，也可以是本GLB中乘积项12或19产生的复位信号。也就是说，在GLB内，4个触发器复位端是相连的，可以同时复位，各GLB间则可以不同时复位。同样，同一GLB中的触发器必须同步工作，但使用的时钟信号可以是全局时钟，也可以是片内生成的乘积项时钟。

3）时钟分配网络

时钟分配网络随器件而异。本芯片的时钟网络产生5个全局时钟信号：CLK0～CLK2，IOCLK0、IOCLK1。其中CLK0～CLK2供GLB使用；后两个用于I/O单元的触发器。



专用时钟输入引脚Y0～Y3。输入可被直接连到任意的GLB或者I/O单元。应注意的是，时钟网络的输入也可以是GLB的4个输出，以便生成由用户自己定义的内部时钟信号（也称门控时钟）。

例如，主时钟由Y0送入作为全局时钟CLK0。GLB输出O_0，O_1，O_2，O_3顺次产生的分频信号，连接这些信号到CLK1～2，IOCLK0～1时钟线上，生成内部时钟电路，这时其他GLB或I/O单元便可以在比外部输入主时钟较低频率的节拍上工作。

4）输入输出单元IOC

I/O单元的内部结构如图4.29所示，它是芯片结构最外层的小方块，图中有6个多路开关MUX、1个特殊触发器和三态门、缓冲器等电路。




图4.29 IOC结构图

I/O单元组态，靠MUX 1来选择。选择端为00，将高电平接至输出使能端，IOC为输出组态；若为10或01，则由GLB产生的输出使能信号来控制输出使能，IOC为I/O组态；若为11，则将使能接地，IOC为输入组态。

多路选择器MUX2和MUX3用来选择输出极性和选择信号输出途径。MUX4则用来选择输入组态时用何种方式输入。

IOC中的触发器是特殊的触发器，两种工作方式：锁存方式；寄存器（触发器）方式，方式由R/L端编程确定。触发器的时钟由时钟分配网络提供，并可通过MUX5和MUX6选择和调整极性。触发器的复位则由芯片全局复位信号RESET实现。

I/O单元的工作组态可工作于：

（1）输入状态。有输入缓冲、锁存器输入及寄存器输入；

（2）输出状态。有输出缓冲、反向输出缓冲、三态输出缓冲。


（3）双向状态。有双向I/O及带有寄存器的双向I/O。

各种I/O组态再与各GLB的5种组态以及GLB中4个输出宏单元的组态方式相组合，便可得到几十种电路。每个I/O单元还有一个有源上拉电阻，当该I/O端不使用时，接上该电阻可以避免因输入悬空引入噪声，并可以减小电路的电源电流。正常工作时如接上上拉电阻也具有以上优点。

5）布线区

（1）全局布线区GRP。

GRP位于芯片的中央，如右图所示。它实际上是通用总线，以固定的方式将所有片内逻辑联系在一起，其**输入/输出之间的延迟是恒定的和可预知的**。该特点使片内互连性非常好，使用者可以很方便地实现各种复杂的设计。



(2)输出布线区ORP：

ORP介于GLB和IOC单元间，是一个可编程互连阵列。该阵列的输入是8个GLB的32个输出端，阵列有16个输出端，分别与该侧的IOC相连。通过对ORP的编程，可以将GLB的32个输出中的任一个灵活地送到16个I/O端之一。

IOC与GLB间没有一一对应的关系，因而对GLB的编程和对外部引脚排列的编程可以分开进行，并可以在不改变外部引脚排列的情况下修改芯片内部的逻辑设计，这是其他PLD器件最不容易解决的问题。

I/O单元和GLB的输出可以通过ORP使用另外的16条通向GRP的总线，方便实现GLB之间的互连和I/O端复用。GLB的输出还可直接与I/O单元相连来实现高速工作。

2. EPM7128S

EPM7128S是在系统可编程的CPLD器件，它是Altera公司的产品，是MAX7000S系列器件中的一种。其内部包含128个宏单元（MacroCell），最多可有100个I/O引脚，其中PLCC封装的I/O引脚为84个。图4.31所示是PLCC封装的EPM7128S引脚图。在该图中有84个引脚，引脚I/O（TMS）、I/O（TDI）、I/O（TCK）、I/O（TDO）有2种功能，一是作为I/O引脚使用，二是组成JTAG（Joint Test Action Group）接口，下载时使用。芯片只使用+5V电源。




图4.31 PLCC封装的EPM7128S引脚图

EPM7128S的内部采用E^2PROM技术编程，采用多电压的I/O接口，其I/O能够和5V及3.3V的器件兼容，有6个输出控制信号（Output Enables），2个全局时钟输入信号GCLK1和GCLK2。它在功能上和Lattice公司的ISP1032E相当，但在内部逻辑的组织上有差异。




图4.32 EPM7128S的内部结构图

1）逻辑阵列LAB（Logic Array Block）

EPM7128S由LAB为基础构成，1个LAB包含16个宏单元。多个逻辑阵列块通过可编程互连阵列PIA（Programmable Interconnect Array）连接。

PIA接受来自专用输入引脚、I/O引脚和宏单元的输出信号。

各逻辑阵列块接收：①被用于寄存器的复位、置位、时钟和时钟允许信号的全局控制信号；②作为通用逻辑输入信号的来自PIA的36个信号；③用于提供快速建立时间的寄存器的直接来自于I/O引脚的信号。

2）宏单元

宏单元由逻辑阵列、乘积项选择矩阵和可编程的寄存器等3个功能块构成。每个宏单元能单独配置为组合逻辑或者时序逻辑。组合逻辑在逻辑阵列中完成，每个宏单元可提供5个乘积项，乘积项是可扩充的。乘积项选择矩阵允许这些乘积项在组合逻辑功能时作为“或”和“异或”的输入，或者在实现寄存器功能时作为寄存器的复位、置位、时钟和时钟允许信号。当宏单元配置为时序逻辑时，是将每个宏单元中的触发器编程为D、T、J-K或者R-S触发器，而将宏单元配置为组合逻辑使用时，不使用触发器。触发器的时钟来源于时钟允许信号控制的全局时钟、乘积项产生的时钟和I/O引脚时钟。

3）I/O控制块

I/O控制块允许各I/O引脚配置为输入、输出或双向I/O。I/O引脚都具有三态缓存。EPM7128S有6个全局输出允许信号。各三态缓存的输出控制互相独立，根据设计需要选择全局输出允许信号中的一个信号对其控制。

4）可编程连接阵列PIA（EDA实现）

各可编程阵列块（LAB）通过可编程连接阵列PIA互连。可编程连接阵列是全局总线，通过它可以将器件内的任何信号源和任何目标连接。专用输入信号、I/O引脚信号和各宏单元输出信号均输入PIA，各LAB从PIA接收所需要的信号。

二、现场可编程逻辑器件(FPGA)

1. FPGA的基本结构

FPGA器件由逻辑功能块排列为阵列，它的结构可以分为3个部分：可配置逻辑块（Configurable Logic Blocks CLB）、可编程I/O模块（Input/Output Block，IOB）和可编程内部连线（Programmble Interconnect，PI），如图4.33所示。CLB在器件中排列为阵列，周围有环形内部连线，IOB分布在四周的引脚上。CLB能够实现逻辑函数，可配置成RAM等复杂形式。




图4.33 FPGA的结构原理

FPGA主要有3种可编程结构：查找表、多路开关和多级与非门结构。

由一个8x2的SRAM实现
或由两个8x1的SRAM实现

2. Altera公司：

量不多，一般3-5个

1）查找表型FPGA结构

查找表是这种类FPGA的可编程逻辑块，由查找表构成函数发生器实现逻辑函数，查找表的物理结构是静态存储器（SRAM）。m个输入项（变量）的逻辑函数可以由一个2^m位容量的SRAM实现，SRAM的地址线作为输入变量，输出为逻辑函数，由连线开关实现与其他功能块的连接。

下面以全加器为例，说明查找表实现逻辑函数的方法。

全加器的真值表见表4.2，其中，Ai为加数，Bi为被加数，C_{i-1}为低位进位，S_i为和，C_i为产生的进位。这个全加器可以由3输入的查找表表示，在SRAM中存放了该真值表，输入变量作为查找表的地址。

Ai	Bi	Ci-1	Si	Ci
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

表4.2 全加器真值表

在理论上，只要能够增加输入地址线扩大存储器容量，查找表就可以实现任意多个输入的函数。每增加一个输入项，查找表SRAM的容量就需要扩大一倍。但事实上，查找表的规模受到技术和经济因素的限制。当输入项超过5个时，SRAM容量的增加就会变得非常困难。因此，实际器件的输入项大多数不超过5个，对多于5个输入项的逻辑函数则由多个查找表逻辑块组合或级联实现。此时，还需要进行逻辑分割，即需要变换逻辑函数，以适应查找表的结构要求。


至于逻辑函数如何才能用最少数目的查找表实现，这是一个求最优解的问题，针对具体的结构有相应的算法来解决，这在EDA技术中属于逻辑综合的范畴。

2）多路开关型FPGA结构

在多路开关型FPGA中，可编程逻辑块是可配置的多路开关。利用多路开关的特性对多路开关的输入和选择信号进行配置，接到固定电平或输入信号上，从而实现不同的逻辑功能。这就是大家已经熟悉的多路选择器的功能。比如，对于一个2选1多路选择器，假设选择端的输入信号为S，2个输入信号分别为A和B，则输出函数为$F=SA+\overline{S}B$。如果把多个多路选择器连接起来，就可以实现数目巨大的逻辑函数。

假设，多路开关型FPGA的基本宏单元由3个二输入的多路开关和一个或门组成，如图4.34所示。

图4.34 多路开关型FPGA逻辑块



这个宏单元共有8个输入和1个输出，可以实现的函数为：

$F=(\overline{S3+S4})(\overline{S1}W+S1X)+(S3+S4)(\overline{S2}Y+S2Z)$


对8个输入变量进行配置时，最多可实现702种逻辑函数。

当W=Ai，X=$\overline{Ai}$，S1=Bi，Y=$\overline{Ai}$，Z=Ai，S2=Bi，S3=Ci-1，S4=0时，输出是：

$F=Si=(\overline{Ci-1+0})(\overline{Bi}Ai+Bi\overline{Ai})+(Ci-1+0)(\overline{Bi}\overline{Ai}+BiAi)=Ai\oplus Bi\oplus Ci$

这个F相当于全加器的本地和。

3）多级与（或）非门型FPGA结构



采用多级与（或）非门结构的FPGA器件是基于一个与-或-异或逻辑块。这个基本电路可以用一个触发器和一个多路开关来扩充。

多路开关用于选择组合逻辑输出、寄存器输出或锁存器输出。


异或门用于增强逻辑块的功能，当异或门输入端分离时，它的作用相当于或门，可以形成更大的或函数，用来实现其他算术功能。

FPGA的多级与非门结构同PLD的与或阵列很类似，它是以“线与”形式实现与逻辑的。在多级与非门结构中“线与”是可编程的，同时可实现逻辑连接和布线的功能，而在其他FPGA结构中，逻辑的实现和布线是分开的。

3. XC4000（Xilinx）

1）可编程逻辑块CLB

一个XC4000的可编程逻辑块如右图。可编程逻辑块是基于查找表结构的。查找表是一个16x1位的存储单元阵列，存储单元的地址线就是该逻辑块的输入。1位存储单元的输出就是查找表的输出。CLB包含2个4输入的查找表，其输入由CLB的输入提供，第3个查找表的输入由前两个查找表的输出提供。这样的安排允许一个CLB实现9输入的逻辑功能。CLB还包括2个触发器。触发器的时钟、使能、置位和清零都是可编程的。



2）可配置存储器SRAM阵列

可配置存储器是一种静态存储器，图4.37所示即为FPGA中SRAM的基本单元结构，它由两个CMOS反相器和一个用来控制读/写的MOS传输开关构成。FPGA中排布的这些单元在配置时被写入，在回读时被读出。





图4.37 SRAM基本单元结构（9个MOS管组成）


3）可编程输入输出块

XC4000系列IOB结构图如图4.38所示。FPGA周围的输入输出块IOB可以灵活编程，以实现不同的逻辑功能，满足不同逻辑的需要。用户可编程的IOB为芯片外部引脚和内部逻辑提供了一个界面，每个IOB控制一个外部引脚，并将引脚定义为输入、输出或双向传输3种功能。



4）可编程内部连线PI

XC4000系列与其他类型的FPGA相比有其特殊的内部连线结构。它的连线资源由水平和垂直的布线通道构成，可编程开关用来把CLB的输入/输出连接到其周围的线段上，并且可以将两个不同线段连接在一起。单个CLB中使用较短的线连，两个CLB之间使用较长的连线，跨越整个芯片使用最长的连线。



- 可编程互连资源PI通常将FPGA内部的CLB和CLB之间、CLB和I/OB之间连接起来，组成各种具有复杂功能的系统
- PI主要由许多金属线段构成，这些金属线段带有可编程开关，通过自动布线实现各种电路的连接

§4.4 VHDL